Intel 386 İşlemcisinin Seramik Paketinin İçinde CT Taramanın Ortaya Çıkardığı Şaşırtıcı Bulgular

• Intel 386 işlemcisi, 1985'te ilk 32-bit x86 çipleri olarak piyasaya sürüldü
• Lumafield'in 3B CT taraması, seramik paketin içinde 6 katmanlı karmaşık kablolama ve neredeyse görünmez yan metal temas yolları olduğunu gösterdi
• Çipin stabilitesini artırmak için I/O ve mantık devresi için iki bağımsız güç ağı yapısı uygulanmıştır
• Üretim sırasında her pini altın kaplama ile kaplamak için dışarıyla bağlantılı küçük yan teller kullanılmıştır
• 386 paketinin karmaşıklığı, modern işlemci paketleriyle karşılaştırıldığında bile önemli bir teknik gelişme olarak değerlendirilir

---

386 İşlemci Seramik Paketinin İç Yapısının Analizi

386 İşlemciye Genel Bakış ve Dış Görünüm

• 1985'te Intel tarafından piyasaya sürülen 386 işlemcisi, x86 hattının ilk 32-bit çipidir
• Çip, 132 adet altın kaplı pinin aşağı doğru taşırdığı kare seramik pakette bulunur
• Görünüşü sade olsa da, içinde beklenmedik biçimde karmaşık bir yapı vardır

CT Tarama ile İç Yapının Keşfi

• Lumafield'de gerçekleştirilen 3B CT taraması, seramik paket içinde 6 katmanlı karmaşık kablolama katmanı olduğunu doğruladı
• Çip bölgesinde paketin yan yüzeyine bağlanan neredeyse görünmez metal teller gizlenmiştir
• Paket içinde I/O ve CPU mantık devresi için ayrı güç ve toprak ağı bulunur

Seramik Paket, Pad ve Tesisat

• 386 paketinde, die çevresinde 2 katmanlı (2-tier) metal temaslar yerleştirilmiştir
• Bond wire'ın çapı yaklaşık 35μm olup saç telinden daha incedir
• Die-pad-pin-anakart arasında sinyal ve güç, bond wire ile katmanlı biçimde bağlanır
• İç yapı, seramik malzemeden yapılan 6 katmanlı bir PCB'ye benzer

Seramik Üretimi ve Elektrot Yapısı

• Üretim, yapışkan karışımı içeren esnek bir seramik green sheet ile başlar; via-hole kesimi ve tel oluşumu gerçekleştirilir
• Birden fazla katman üst üste konarak yüksek sıcaklıkta sinterlenir ve sağlam bir yapı elde edilir
• Pinler ve iç kontaklar, altın kaplamadan sonra altın bond wire ile die'ye bağlanır, ardından metal kapağın lehimlenmesiyle tamamlanır
• Test ve etiketleme aşamalarından sonra sevk edilir

Kablolama Katmanları (Sinyal/ Güç) Yapısı

• Sinyal katmanı: Paketin kasa pedleri ile pinler metal izler tarafından bağlanır ve bond wire ile die'ye bağlanır
• Güç katmanı: Tek bir düz iletken yüzeyde (plane) çok sayıda via-hol ve pin via bulunur
• Güç ve sinyal katmanları arasında çeşitli via bağlantıları vardır ve bu da kablolamada katmanlı bir arayüz oluşturur

Kaplama için Yan Teller (Electroplating Contacts)

• Üretimde tüm pinleri katot haline getirip altın kaplama yapmak için, her pin paketin yan yüzeyine kadar uzanan küçük bir tel ile ayrı ayrı bağlanır
• Bu teller ancak paketin köşe kısmında zorlukla seçilebilir; CT taraması sayesinde iç bağlantı yapısı görsel olarak doğrulanabilir

Güç Ağı Yedekliliği

• 386'nın 20 Vcc ve 21 Vss pini sırasıyla +5V güç kaynağına ve toprağa bağlıdır
• I/O ve mantık devresinin besleme/ground ağları ayrılır ve böylece I/O çalışırken voltaj dalgalanması mantık devresine sızmaz
• Anakartta aynı güç kaynağı kullanılsa da, decoupling capacitorlar voltaj sıçramalarını bastırarak mantık devresi kararlılığını sağlar

No Connect (NC) Pinleri

• 386 paketinde 8 adet NC (not connected) pini bulunur
• Die üzerinde bağlantı pedleri olsa da bazılarında gerçekten bond wire yoktur
• Bu NC pedler test sürecinde iç sinyallere erişmek için kullanılabilir
• Bir NC pini gerçekten bağlıdır ve bu pin aracılığıyla nadir bir sinyal gözlemi yapılabilir

Die İçindeki Pad Pin Eşlemesi

• Geleneksel DIP yapısının aksine, pin grid array (PGA) için pin-pad eşlemesi net değildir
• CT verisi analiziyle die'nin her pad'i ile dış pinler arasındaki bağlantı ilişkileri izlenmiştir
• Bu bilgiler dış dünyaya neredeyse hiç yayımlanmamıştır

Intel Paketleme Tarihi ve Evrimi

• Erken dönem Intel işlemcileri, pin sayısı sınırları ve küçük paket boyutları nedeniyle performans kısıtlarına sahipti
• 386 ile birlikte 132 pinli seramik paket aracılığıyla ölçeklenebilirlik, performans ve termal performans iyileştirildi
• Bununla birlikte seramik paketin maliyeti die maliyetini geçince, daha ucuz ve yüksek hacimli üretimi daha kolay olan PQFP versiyonu da devreye alındı
• Günümüz işlemcilerinin bağlantı sayısı, 2049 adet BGA veya 7529 adet LGA gibi değerlerde çok daha yüksek seviyelere çıkmıştır

Sonuç

• 386 paketi yüzeyde basit görünse de, içinde elektrokaplama kontakları, 6 katmanlı kablolama ve çift güç ağı gibi oldukça karmaşık teknikler bulunmaktadır
• Modern işlemci paketlerinin içinde bunun ötesinde daha fazla gizli yapı ve teknik sırlar saklıdır

[GN⁺]

Hacker News yorumları

• Eski bir anı gibi geliyor; ben CAD, FEA ve deneysel testleri kullanarak paketlerin termomekanik yorgunluk karakterini analiz etmiştim ve çoğu durumda bunun büyük bir sorun olmadığını tespit ettim, ama yine de eski bir PC'yi bir müzede her gün açıp kapatmayı önermem

  • VLSI'da yaşamsallık/direnç testlerinin nasıl yapıldığını bilmiyorum, deneysel testlerin nasıl yürütüldüğünü merak ediyorum; örneğin Pentium 5 dönemindeki Xeon (Jayhawk) için numuneler nasıl üretilmiş, Intel ısı sorununu nasıl fark etmiş, biliyorum diye merak ediyorum
  • Müze için tüm PC'yi 24/7 çalıştırmak yerine, soğutucu yerine çipi sadece belirli bir sıcaklıkta tutan bir sıcaklık kontrol cihazı ile ısıtmak maliyet olarak daha iyi bir seçenek olmayacak mıydı diye düşündüm

• Bunu CT taraması merakıyla yazdım :-)

  • Bu, CT taraması hakkında değil doğrudan çiple ilgili bir soru; bond wire'ların havaya açık kalması, çip düşerse bir bond wire'ın oynayıp kısa devre yapabilmesi ihtimalinin olduğu anlamına gelir mi diye merak ettim, soruya verdiğiniz dikkat için teşekkürler
  • Gerçekten merak ediyorum ama Rusya'daki bölgemde siteye erişim yok; bunun erişim kısıtlaması mı yoksa ISS kaynaklı bir sorun mu olduğunu merak ediyorum. Birileri Intel legacy CPU çalışmamı engelliyor, emeğinize hayran kaldım
  • Tıbbi alanda CT ile ilgilenen bir öğrenciyim; hangi kVp/mAs değerleri kullanılıyor, tıbbi CT'de sık görülen artefaktlar nasıl engelleniyor merak ediyorum
  • Bağlantılı gibi görünen pinlerin kasıtlı olarak kesilip kesilmediğini merak ediyorum; yani üretimde önce bağlı oldukları ve daha sonra belirli bir sinyalle ayrıldıkları bir varsayım
  • CPU bu süreçte bozuluyor mu, yoksa bu örnek yeniden monte edildi mi merak ediyorum

• kens - sanırım pin dizilimi, anakarttaki trace tasarımını kolaylaştırmak için seçilmiş gibi görünüyor; gerçekten böyle mi oldu, merak ediyorum

• Hibrid paketleme hakkında bilgi paylaşan birine teşekkürler, bu tür genel arka plan bilgisi yeni mühendisler için gerçekten büyük fayda sağlar. Bu wireing (kablolama), eski askeri hibritlere göre daha az karmaşık; 6 katmanlı ama tek bir monolitik var

• Yaklaşık 1989'da bir bilgisayar fuarına gitmiştim, babam bana 386 DX 25 MHz, 4 MB RAM ve 40 MB HDD'li bir PC almıştı, bu benim Tandy 286 16 MHz'den çok büyük bir güncelleme olmuştu; 25 MHz o dönemde biraz ünlüydü, 33 MHz modeli gerçekten çok güçlüydü ama pahalıydı. Bilgisayar fuarı çok eğlenceliydi

  • 1989 itibarıyla zaten çok hızlı bir konfigürasyondu, 90'ların başında 50 MHz, 8 MB RAM'li Gateway'i ilk kez gördüğümde MS Paint ve MS Word ile kardeşimle metin ve resimler yapıp epey vakit geçiriyorduk; o dönemde MS DOS ve QBasic öğrenince bugün bu şekilde Hacker News'e yorum yazıyor olmam da bunun sayesindedir
  • İlk PC'mi babam 1991'de AMD 386DX40 ile aldı; o PC ve bir yıl önce bana alınan Spectrum +3, her ikisi de çok güzel anılar

• 16 pin saplantısı ve daha fazla pin kullanmaktan kaçınma öyküsü gerçekten çarpıcı; sonradan başarılı olmuş şirketlerin geçmişten beri her zaman doğru kararlar almadıklarını görmek de ilginç. İlk başta saçma ve zararlı varsayımlar varken, sonunda mantıklı olanın öne çıkacağı bir dönüşüm gerçekleşmesi önemli

  • O dönemde ABD'de paketleme maliyetinin gerçekten pahalı olduğu da belirtilmeli; Asianometry'de bir Japon iş insanının 70'lerde Texas'a gidip lead frame'lerin ne kadar pahalı olduğunu gördüğü ve Japonya'da ucuza üretip dışarıya ihraç ettikleri bir anıdan bahsettiği hatırıma geliyor, bu spesifik bölümü tekrar bulamadım

• “Signals” katman 2 CT görselleri “Intel Inside” logosu arka planında kullanılsaydı dönem estetiği çok iyi olurdu; kens'in bu işinde soyut soruları çözerken tesadüfen böyle güzel bir yapıyı keşfetmek harika, emeğine teşekkürler

• Bu eski seramik paket benim düşünceme göre çip tasarım estetiğinde zirve

• 386'daki “NC” (No Connect) olarak işaretlenen 8 pinden 7'sini Cyrix 486DLC'nin kullanmış olması ilginç A20M#(F13): Ana kart desteği varken tüm RAM'in L1 cache'e haritalanması, ilk 64KB'nin atlanmasına gerek yok
  FLUSH#(E13): Ana kart desteği varken, FLUSH L1 için hack olmadan da kullanılabilir; eskiden bu hack (BARB modu) çok zekice görünüyordu ama herkes Sound Blaster ile DMA yapınca oyunlarda cache hep flush oluyor
  RPLSET(C6), RPLVAl(C7): L1 cache durumunu debug etmek için
  SUSP#(A4), SUSPA#(B4): Suspend desteği, INT/NMI ile wakeup, laptop için iyi
  Şaşırtıcı bir şekilde No Connectlerden biri (B12) gerçekten bond wire bağlı ve Cyrix bu pini KEN# girişi (L1 cache aktif hale getirici) için kullanmış, Intel CPU'daki tek NC pinin aslında bir çıkış olduğu için Cyrix bunu cache aktif etmesi için Low seviyede drive edecek şekilde tasarlamış

• A0, A1 adres pinleri nerede?

  • 386 32-bit bir işlemci olduğu için 32-bit word'leri adresler, bu yüzden A0, A1 adres bitlerine gerek yok, onun yerine 1 byte veya 16-bit word okunurken 4 adet Byte Enable pini (BE0#~BE3#) ile iletilecek byte'lar belirleniyor, ama bu yapı da çok temiz değil; data bus'ın alt 16 bit'leri kullanılmıyorsa üstteki 16 bit, alt 16 bit'e kopyalanarak 16-bit veri yolunun daha verimli kullanılmasını sağlayacak şekilde düzenlenmiş